Laporan Akhir Percobaan 1




    1. Jurnal [Kembali]






    2. Alat dan Bahan [Kembali]
    1. Jumper
    2. 74LS112
    3. LED
    4. SPDT


    3. Rangkaian Simulasi [Kembali]



    4. Prinsip Kerja Rangkaian [Kembali]
    Pada percobaan ini menggunakan IC 74LS112, SPDT, LED, jumper. Berdasarkan modul, rangkaian ini menggunakan 4 bit asynchronous Binary Counter dengan JK flip flop. Pertama, kita hubungkan vcc +5v ke masing-masing s pada IC. Kedua, hubungkan vcc +5v ke masing-masing kaki J dan K. Ketiga, hubungkan masing-masing kaki R ke B0. keempat, hubungkan clock IC pertama ke clock dan H, lalu clock IC kedua hubungkan ke IC pertama dan H0, lalu clock IC ketiga hubungkan ke IC kedua dan H1, lalu clock IC keempat dihubungkan ke IC ketiga dan H2, lalu pada IC keempat outputnya di hubungkan ke H3.

    Pada percobaan ini clock bekerja saat berlogika 1 ke logika 0 yang mana pada percobaan ini bersifat fall time karena bergerak dari logika 1 ke logika 0 yang ditandai dengan tanda segitiga bulat pada clock. Pada output sinyal JK flip flop yang kedua dan ketiga didapat dari output sebelumnya. Pada JK flipflop kedua akan menunggu ketika clock falltime, sehingga terjadi perubahan. Sama seperti JK flipflop ketiga, outputnya menjadi 1 dan kondisinya juga fall time dan harus menunggu JK flipflop sebelumnya untuk mendapatkan sinyalnya.

    5. Video Rangkaian [Kembali]



    6. Analisa [Kembali]
    1. Analisa output percobaan berdasarkan IC yang digunakan?
    jawab :
    Pada percobaan 1 ini menggunakan IC 74LS112 yang menggunakan JK flip flop dan RS flip flop. Pada percobaan ini clock bekerja saat berlogika 1 ke logika 0 yang mana pada percobaan ini bersifat fall time karena bergerak dari logika 1 ke logika 0 yang ditandai dengan tanda segitiga bulat pada clock.

    2. Analisa sinyal output yang dikeluarkan JK flipflop kedua dan ketiga
    jawab:
    Pada output sinyal JK flip flop yang kedua dan ketiga didapat dari output sebelumnya. Pada JK flipflop kedua akan menunggu ketika clock falltime, sehingga terjadi perubahan. Sama seperti JK flipflop ketiga, outputnya menjadi 1 dan kondisinya juga fall time dan harus menunggu JK flipflop sebelumnya untuk mendapatkan sinyalnya.

    7. Link Download [Kembali]

     download datasheet 74LS112

    download video rangkaian

    download html

    Tidak ada komentar:

    Posting Komentar

    Modul IV Sistem Pintu Gudang Pintar

    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan Perancangan 2. Komponen 3. Dasar Teori 4. Listing Program 5. Flowchart...